許 庁 日 JAPAN PATENT OFFICE

23. 3. 2004

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

3月24日 2003年

REC'D 1 3 MAY 2004

PCT

WIPO

Application Number:

特願2003-080406

[ST. 10/C]:

[JP2003-080406]

出

サンケン電気株式会社 本田技研工業株式会社

人 Applicant(s):




特許庁長官 Commissioner, Japan Patent Office

PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

4月22日 2004年



【書類名】

特許願

【整理番号】

SNK-171

【提出日】

平成15年 3月24日

【あて先】

特許庁長官殿

【国際特許分類】

GO1R 19/165

B60K 6/02

【発明の名称】

電圧測定装置

【請求項の数】

11

【発明者】

【住所又は居所】

埼玉県新座市北野3丁目6番3号 サンケン電気株式会

社内

【氏名】

岩渕 昭夫

【発明者】

【住所又は居所】

埼玉県新座市北野3丁目6番3号 サンケン電気株式会

社内

【氏名】

金澤 正喜

【発明者】

【住所又は居所】

埼玉県新座市北野3丁目6番3号 サンケン電気株式会

社内

【氏名】

相沢 和也

【発明者】

【住所又は居所】

埼玉県新座市北野3丁目6番3号 サンケン電気株式会

社内

【氏名】

山田 宜正

【発明者】

【住所又は居所】

埼玉県和光市中央1丁目4番1号 株式会社本田技術研

究所内

【氏名】

有吉 敏明

【発明者】

埼玉県和光市中央1丁目4番1号 株式会社本田技術研 【住所又は居所】

究所内

【氏名】

鶴見 隆史

【発明者】

埼玉県和光市中央1丁目4番1号 株式会社本田技術研 【住所又は居所】

究所内

【氏名】

野本 宜一

【特許出願人】

【識別番号】

000106276

【氏名又は名称】 サンケン電気株式会社

【特許出願人】

【識別番号】 000005326

【氏名又は名称】 本田技研工業株式会社

【代理人】

【識別番号】

100083806

【弁理士】

【氏名又は名称】 三好 秀和

【電話番号】

03-3504-3075

【選任した代理人】

【識別番号】

100068342

【弁理士】

【氏名又は名称】 三好 保男

【選任した代理人】

【識別番号】

100100712

【弁理士】

【氏名又は名称】 岩▲崎▼ 幸邦

【選任した代理人】

【識別番号】 100087365

【弁理士】

【氏名又は名称】 栗原 彰

【選任した代理人】

【識別番号】 100100929

【弁理士】

【氏名又は名称】 川又 澄雄

【選任した代理人】

【識別番号】 100095500

【弁理士】

【氏名又は名称】 伊藤 正和

【選任した代理人】

【識別番号】 100101247

【弁理士】

【氏名又は名称】 高橋 俊一

【選任した代理人】

【識別番号】 100098327

【弁理士】

【氏名又は名称】 高松 俊雄

【手数料の表示】

【予納台帳番号】 001982

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

.【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9803324

【プルーフの要否】 要



【発明の名称】 電圧測定装置

【特許請求の範囲】

【請求項1】 直列に接続された複数の電圧源を、少なくとも1つの電圧源からなる複数のブロックに分割し、ブロックの電圧を測定する電圧測定装置において、

前記ブロックの一方の端子に接続される第1電圧入力端子に第1主電極が接続され第1主電極に印加される電圧に基づき制御電極に印加される電圧に応じてオン/オフする第1導電型の第1MOSFETと、前記ブロックの他方の端子に接続される第2電圧入力端子に第1主電極が接続され第1主電極に印加される電圧に基づき制御電極に印加される電圧に応じてオン/オフする第1導電型の第2MOSFETとを有する第1スイッチ群と、

各ブロック毎に設けられ、前記第1導電型の第1MOSFETの第2主電極と 前記第1導電型の第2MOSFETの第2主電極との間に接続された第1蓄電素 子と、

前記第1蓄電素子の一方の端子に第2主電極が接続され且つ第1主電極が第1 電圧出力端子に接続され制御電極に入力された信号に応じてオン/オフする前記 第1導電型とは反対導電型となる第2導電型の第1MOSFETと、前記第1蓄 電素子の他方の端子に第2主電極が接続され且つ第1主電極が第2電圧出力端子 に接続され制御電極に入力された信号に応じてオン/オフする第2導電型の第2 MOSFETとを有する第2スイッチ群と、

前記第1導電型の第1MOSFETの制御電極に第2主電極が接続され制御電極に入力された信号に応じてオン/オフする第2導電型の第3MOSFETと、前記第1導電型の第2MOSFETの制御電極に第2主電極が接続され制御電極に入力された信号に応じてオン/オフする第2導電型の第4MOSFETとを有する第3スイッチ群と、

前記第3スイッチ群をオンさせることにより前記第1スイッチ群をオンさせ、 前記第3スイッチ群をオフさせることにより前記第1スイッチ群がオフしている 期間に前記第2スイッチ群をオンさせる制御手段と、 を備えることを特徴とする電圧測定装置。

【請求項2】 一方の端子が前記第1蓄電素子の他方の端子に接続された第 2蓄電素子を備え、

前記第1スイッチ群は、前記第2蓄電素子の他方の端子に第2主電極が接続され、前記第2電圧入力端子に第1主電極が接続され第1主電極に印加される電圧に基づきオン/オフする第1導電型の第3MOSFETを備え、

前記第2スイッチ群は、前記第2蓄電素子の他方の端子に第2主電極が接続され且つ第1主電極がグランド電位に保持された第3電圧出力端子に接続され制御電極に入力される信号に応じてオン/オフする第2導電型の第5MOSFETを備え、

前記第3スイッチ群は、前記第1導電型の第3MOSFETの制御電極に第2 主電極が接続され制御電極に入力される信号に応じてオン/オフする第2導電型 の第6MOSFETを備えることを特徴とする請求項1記載の電圧測定装置。

【請求項3】 前記第2導電型の第2MOSFETの第1主電極から前記第2電圧出力端子に出力される電位をグランド電位に対して一定電圧値分だけ持ち上げることのできる手段を備えることを特徴とする請求項1又は請求項2記載の電圧測定装置。

【請求項4】 前記第1スイッチ群、第2スイッチ群及び第3スイッチ群のうち少なくとも1つに含まれる複数のMOSFETに流れる電流を制限する電流制限部を備えることを特徴とする請求項1乃至請求項3のいずれか1項記載の電圧測定装置。

【請求項5】 前記電流制限部は、前記第1スイッチ群に含まれる前記第1 導電型の第1MOSFET及び前記第2MOSFETの各々の第1主電極と制御 電極間に直列に挿入された抵抗素子及び電圧制限素子から構成されることを特徴 とする請求項4記載の電圧測定装置。

【請求項6】 前記電流制限部は、前記第3スイッチ群に含まれる前記第2 導電型の第3MOSFET及び前記第4MOSFETの各々の第1主電極に接続 された抵抗素子から構成されることを特徴とする請求項4又は請求項5記載の電 圧測定装置。 【請求項7】 前記制御手段は、前記複数のブロックの前記第1スイッチ群を同時にオンさせて各ブロックの両端電圧を各ブロックに対応する各々の第1蓄電素子に保持させ、前記複数のブロックの前記第1スイッチ群がオフされている期間に、前記複数のブロックの前記第2スイッチ群の中の1以上の前記第2スイッチ群を同時にオンさせ、1以上の前記第2スイッチ群に対応する1以上の前記第1蓄電素子に保持されている電圧を、1以上の前記第2スイッチ群に対応する1以上の前記第1萬電素子に保持されている電圧を、1以上の前記第2スイッチ群に対応する1以上の電圧出力端子から出力させることを特徴とする請求項1乃至請求項6のいずれか1項記載の電圧測定装置。

【請求項8】 前記制御手段は、前記複数のブロックの前記第1スイッチ群の中の1以上の前記第1スイッチ群を同時にオンさせて1以上の前記第1スイッチ群に対応する1以上のブロックの両端電圧を1以上のブロックに対応する1以上の第1蓄電素子に保持させ、1以上の前記第1スイッチ群がオフされている期間に、前記1以上の第1スイッチ群に対応する1以上の第2スイッチ群を同時にオンさせて前記1以上の第1蓄電素子に保持されている電圧を前記1以上の第2スイッチ群に対応する1以上の前記電圧出力端子から出力させることを特徴とする請求項1乃至請求項6のいずれか1項記載の電圧測定装置。

【請求項9】 前記複数の電圧源が正電圧の場合には、前記第1スイッチ群は、Pch-MOSFETから構成され、前記第2スイッチ群及び前記第3スイッチ群は、Nch-MOSFETから構成されることを特徴とする請求項1乃至請求項8のいずれか1項記載の電圧測定装置。

【請求項10】 前記複数の電圧源が負電圧の場合には、前記第1スイッチ群は、Nch-MOSFETから構成され、前記第2スイッチ群及び前記第3スイッチ群は、Pch-MOSFETから構成されることを特徴とする請求項1乃至請求項8のいずれか1項記載の電圧測定装置。

【請求項11】 前記電圧出力端子間、及び/又は前記電圧出力端子とグランド間に電圧制限素子を設けたことを特徴とする請求項1乃至請求項10のいずれか1項記載の電圧測定装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、電圧源の電圧を測定する電圧測定装置に関し、特に測定精度を向上させる技術に関する。

[0002]

【従来の技術】

従来、環境保護という観点から車両走行用の駆動源としてモータを備えた電気自動車、あるいはモータとエンジンを備えたハイブリッド車両が知られている。これらモータを駆動するための電源として、数百個の蓄電池や燃料電池(以下、「電池」と総称する)を直列に接続して使用することが多い。走行中に時々刻々変化する電池の充電状況、放電状況、各電池の寿命、異常等をモニタするために、直列に接続され数百ボルトの電圧が印加されている各電池セルの1ボルト前後の端子電圧を高精度で測定する必要性が高まってきている。

[0003]

このような要求に応えるために、電池の端子電圧の測定は、電池を構成する電池セルを複数個まとめてモジュール化し、各モジュールの電圧を第1スイッチ群を介して蓄電素子に充電し、次に第1スイッチ群をオフにした後、第2スイッチ群を介して蓄電素子を電圧測定器に接続することにより行われている(例えば特許文献1参照)。

[0004]

この特許文献1に開示された技術では、スイッチ素子としてフォトMOSFE Tあるいはこれに相当する素子を使用している。このため、スイッチ駆動信号系と測定電圧信号系の分離が容易で、スイッチ駆動信号も測定電圧による影響を受け難く、スイッチ駆動回路に特別な工夫を必要としないという利点がある。

[0005]

【特許文献1】

特開2001-116777公報

[0006]

【発明が解決しようとする課題】

しかしながら、上述した特許文献1に開示された技術では、以下のような問題

がある。即ち、

(1) フォトMOSFETは応答速度が遅く、応答速度のばらつきも大きいために、各スイッチの切り換えタイミングに余裕を確保する必要があり、蓄電素子を 充放電するための切り換えを正確且つ素早く行うことが困難である。

[0007]

(2) フォトMOSFETは、その構造上、小型化、高集積化が困難であるので 、測定装置が大型化して高価になる。

[0008]

(3) フォトMOSFETを駆動するための電源が必要であり、測定個所が増えると、大きな電流が必要になる。

[0009]

(4) 蓄電池に比べて運転温度が高くなる燃料電池の電圧を測定する場合には、 その回路の動作温度を高温に耐え得るようにする必要があるが、フォトMOSF ETでは耐高温化が困難である。

[0010]

(5) 各スイッチは保護機能を備えていないため、スイッチの切り換え時間に余裕を十分確保することにより、短絡電流が流れない様に設計しても、モータやエンジンからの大きなノイズで駆動信号が誤動作すると、各スイッチが誤動作し、 短絡電流が流れ、電圧測定回路が破損するといった致命的な問題がある。

[0011]

本発明は、上述した諸問題を解消するためになされたものであり、その課題は、特別の電源を必要とせずに電池セルの端子電圧を高速且つ高精度で測定でき、しかも耐ノイズ性に優れた小型且つ低価格な電圧測定装置を提供することにある

[0012]

【課題を解決するための手段】

請求項1の発明は、直列に接続された複数の電圧源を、少なくとも1つの電圧 源からなる複数のブロックに分割し、ブロックの電圧を測定する電圧測定装置に おいて、前記ブロックの一方の端子に接続される第1電圧入力端子に第1主電極 が接続され第1主電極に印加される電圧に基づき制御電極に印加される電圧に応 じてオン/オフする第1導電型の第1MOSFETと、前記ブロックの他方の端 子に接続される第2電圧入力端子に第1主電極が接続され第1主電極に印加され る電圧に基づき制御電極に印加される電圧に応じてオン/オフする第1導電型の 第2MOSFETとを有する第1スイッチ群と、各ブロック毎に設けられ、前記 第1導電型の第1MOSFETの第2主電極と前記第1導電型の第2MOSFE Tの第2主電極との間に接続された第1蓄電素子と、前記第1蓄電素子の一方の 端子に第2主電極が接続され且つ第1主電極が第1電圧出力端子に接続され制御 電極に入力された信号に応じてオン/オフする前記第1導電型とは反対導電型と なる第2導電型の第1MOSFETと、前記第1蓄電素子の他方の端子に第2主 電極が接続され且つ第1主電極が第2電圧出力端子に接続され制御電極に入力さ れた信号に応じてオン/オフする第2導電型の第2MOSFETとを有する第2 スイッチ群と、前記第1導電型の第1MOSFETの制御電極に第2主電極が接 続され制御電極に入力された信号に応じてオン/オフする第2導電型の第3MO SFETと、前記第1導電型の第2MOSFETの制御電極に第2主電極が接続 され制御電極に入力された信号に応じてオン/オフする第2導電型の第4MOS FETとを有する第3スイッチ群と、前記第3スイッチ群をオンさせることによ り前記第1スイッチ群をオンさせ、前記第3スイッチ群をオフさせることにより 前記第1スイッチ群がオフしている期間に前記第2スイッチ群をオンさせる制御 手段とを備えることを特徴とする。

[0013]

請求項1の発明によれば、第3スイッチ群がオンされることにより第1スイッ チ群がオンされて第1電圧入力端子と第2電圧入力端子との間に印加される電圧 で第1蓄電素子が充電され、第3スイッチ群がオフされることにより第1スイッ チ群がオフされている期間に第2スイッチ群がオンされることにより第1蓄電素 子に保持されている電圧が第1電圧出力端子と第2電圧出力端子との間に出力さ れる。即ち、第1~第3スイッチ群を構成するスイッチとしてフォトMOSFE Tではなく、第1導電型のMOSFET (例えばPch-MOSFET) 及び第 2 導電型のMOSFET(例えばNch-MOSFET)を使用しているので、

応答速度が速く、第1蓄電素子を充放電するための切り換えを正確且つ素早く行うことができ、その結果、高精度且つ高速で電圧を測定できる。また、Pch-MOSFET及びNch-MOSFETは、小型化、高集積化が容易であるので、安価且つ小型の電圧測定装置を実現できる。更に、Pch-MOSFET及びNch-MOSFETは、耐高温化がフォトMOSFETに比べて容易であるので、燃料電池等の運転温度が高くなる電池に適用できる。

[0014]

請求項2の発明は、一方の端子が前記第1蓄電素子の他方の端子に接続された第2蓄電素子を備え、前記第1スイッチ群は、前記第2蓄電素子の他方の端子に第2主電極が接続され、前記第2電圧入力端子に第1主電極が接続され第1主電極に印加される電圧に基づきオン/オフする第1導電型の第3MOSFETを備え、前記第2スイッチ群は、前記第2蓄電素子の他方の端子に第2主電極が接続され且つ第1主電極がグランド電位に保持された第3電圧出力端子に接続され制御電極に入力される信号に応じてオン/オフする第2導電型の第5MOSFETを備え、前記第3スイッチ群は、前記第1導電型の第3MOSFETの制御電極に第2主電極が接続され制御電極に入力される信号に応じてオン/オフする第2導電型の第6MOSFETを備えることを特徴とする。

[0015]

請求項2の発明によれば、第3スイッチ群がオンされることにより第1スイッチ群がオンされて第1電圧入力端子と第2電圧入力端子との間に印加される電圧で第1蓄電素子及び第2蓄電素子を充電し、第3スイッチ群がオフされることにより第1スイッチ群がオフされている期間に第2スイッチ群がオンされることにより第1蓄電素子に保持されている電圧を第1電圧出力端子と第2電圧出力端子との間に出力し、且つ第3電圧出力端子がグランド電位に保持されているので、第2スイッチ群を構成する第1及び第2Nch-MOSFETの浮遊容量に基づいて第1電圧出力端子及び第2電圧出力端子間に出現する電圧誤差を補正することができる。その結果、第1蓄電素子の容量を小さくすることができるので、第1蓄電素子の充放電時間を短くすることができ、更に高速で高精度な電圧の測定が可能になる。

[0016]

請求項3の発明は、前記第2導電型の第2MOSFETの第1主電極から前記第2電圧出力端子に出力される電位をグランド電位に対して一定電圧値分だけ持ち上げることのできる手段を備えることを特徴とする。

[0017]

請求項3の発明によれば、例えばバッテリ不良等で被測定電圧源に接続されている第1電圧入力端子と第2電圧入力端子との間の電位差が負電位になる場合であっても電圧の計測が可能になる。

[0018]

請求項4の発明は、前記第1スイッチ群、第2スイッチ群及び第3スイッチ群のうち少なくとも1つに含まれる複数のMOSFETに流れる電流を制限する電流制限部を備えることを特徴とする。

[0019]

請求項4の発明によれば、外部からの信号等にノイズが重畳されて、例えば第 1スイッチ群を構成するPch-MOSFETと第2スイッチ群を構成するNch-MOSFETが同時にオンされる状態が生じても、当該電圧測定装置を構成 している各素子や第1及び第2電圧出力端子に接続される機器を破壊するといっ た事態を回避できる。

[0020]

請求項5の発明において、前記電流制限部は、前記第1スイッチ群に含まれる前記第1導電型の第1MOSFET及び前記第2MOSFETの各々の第1主電極と制御電極間に直列に挿入された抵抗素子及び電圧制限素子から構成されることを特徴とする。

[0021]

請求項6の発明において、前記電流制限部は、前記第3スイッチ群に含まれる前記第2導電型の第3MOSFET及び前記第4MOSFETの各々の第1主電極に接続された抵抗素子から構成されることを特徴とする。

[0022]

請求項5、請求項6の発明によれば、安価な抵抗素子や電圧制限素子のみで第

1~第3スイッチ群を構成するMOSFETに流れる電流を制限して定電流特性を持たせることができるので、定電流化のため例えばFETといった高価な部品を必要としない。その結果、電圧測定装置を安価に構成できる。

[0023]

請求項7の発明において、前記制御手段は、前記複数のブロックの前記第1スイッチ群を同時にオンさせて各ブロックの両端電圧を各ブロックに対応する各々の第1蓄電素子に保持させ、前記複数のブロックの前記第1スイッチ群がオフされている期間に、前記複数のブロックの前記第2スイッチ群の中の1以上の前記第2スイッチ群を同時にオンさせ、1以上の前記第2スイッチ群に対応する1以上の前記第1蓄電素子に保持されている電圧を、1以上の前記第2スイッチ群に対応する1以上の前記第1本電素子に保持されている電圧を、1以上の前記第2スイッチ群に対応する1以上の電圧出力端子から出力させることを特徴とする。

[0024]


請求項7の発明によれば、全ての第1蓄電素子への充電は同時に行い、計測は 任意のブロック毎に順次に実施することができるので、電池が車両に適用される 場合、急加速時や、ブレーキ時などの、ある瞬間の電池電圧を正確に計測するこ とができる。

[0025]

請求項8の発明において、前記制御手段は、前記複数のブロックの前記第1スイッチ群の中の1以上の前記第1スイッチ群を同時にオンさせて1以上の前記第1スイッチ群に対応する1以上のブロックの両端電圧を1以上のブロックに対応する1以上の第1蓄電素子に保持させ、1以上の前記第1スイッチ群がオフされている期間に、前記1以上の第1スイッチ群に対応する1以上の第2スイッチ群を同時にオンさせて前記1以上の第1蓄電素子に保持されている電圧を前記1以上の第2スイッチ群に対応する1以上の前記電圧出力端子から出力させることを特徴とする。

[0026]

請求項8の発明によれば、第1蓄電素子に充電する動作と、第1蓄電素子からの出力を計測する動作とが互いに重ならないよう第1スイッチ群と第2スイッチ群を制御することにより、任意のブロック毎の充電と計測とが可能になるので、



[0027]

請求項9の発明は、前記複数の電圧源が正電圧の場合には、前記第1スイッチ群は、Pch-MOSFETから構成され、前記第2スイッチ群及び前記第3スイッチ群は、Nch-MOSFETから構成されることを特徴とする。

[0028]

請求項9の発明によれば、第1スイッチ群を構成するPch-MOSFETは、電圧源からの電圧に基づき制御電極に印加される電圧に応じてオン/オフし、第2及び第3スイッチ群を構成するNch-MOSFETは、入力された信号に応じてオン/オフするので、特別の電源を必要とせず、安価且つ小型の電圧測定装置を実現できる。

[0029]

請求項10の発明は、前記複数の電圧源が負電圧の場合には、前記第1スイッチ群は、Nch-MOSFETから構成され、前記第2スイッチ群及び前記第3スイッチ群は、Pch-MOSFETから構成されることを特徴とする。

[0030]

請求項10の発明によれば、第1スイッチ群を構成するNch-MOSFETは、電圧源からの電圧に基づき制御電極に印加される電圧に応じてオン/オフし、第2及び第3スイッチ群を構成するPch-MOSFETは、入力された信号に応じてオン/オフするので、特別の電源を必要とせず、安価且つ小型の電圧測定装置を実現できる。

[0031]

請求項11の発明は、前記電圧出力端子間、及び/又は前記電圧出力端子とグランド間に電圧制限素子を設けたことを特徴とする。

[0032]

請求項11の発明によれば、電圧制限素子を設けたので、静電容量やリーク電流により電圧出力端子の電圧が上昇しなくなり、第2スイッチ群のMOSFETを破損することがなくなる。

[0033]

【発明の実施の形態】

以下、本発明の実施の形態を図面を参照しながら詳細に説明する。

[0034]

図1は本発明の実施の形態に係る電圧測定装置の構成を示す図である。この電 圧測定装置は、電池1、電圧測定部2、電圧変換部3及び制御装置4から構成さ れている。

[0035]

[0036]

電圧測定部 2 は、n 個の電圧測定回路 2 0_1 ~ 2 0_n から構成されている。電圧測定回路 2 0_1 ~ 2 0_n の各々は同一の構成を有する。電圧測定回路 2 0_1 ~ 2 0_n は、制御装置 4 からの制御信号に応じて、電池 1 のブロック 1 0_1 ~ 1 0_n からの電圧をそれぞれ取り込んで保持する。そして、制御装置 4 からの制御信号に応じて、保持している電圧を電圧変換部 3 に送る。

[0037]

[0038]

制御装置 4 は、電圧測定回路 2 0_1 ~2 0_n に制御信号を供給して、それらの動作を制御すると共に、A/D変換器 3 0_1 ~3 0_n から送られてくるデジタル信号を加算し、電池 1 の全体の電圧やブロック毎の電圧を算出する。算出された電圧は、電池 1 の充電状況、放電状況、電池の寿命、異常等をモニタするために使用される。

[0039]

(第1の実施の形態)

図2は本発明の第1の実施の形態に係る電圧測定装置内の電圧測定回路の構成を示す回路図である。この電圧測定回路は、図1に示す電圧測定回路20₁~20_nに対応する。

[0040]

電圧測定回路は、電圧入力端子A及びB、制御信号入力端子C、D、E及びF、並びに電圧出力端子G及びHを備えている。電圧入力端子Aは電池1を構成する複数のブロック $10_1\sim 10_n$ の中の1つのブロックの一方の端子(正極端子)に接続され、電圧入力端子Bはそのブロックの他方の端子(負極端子)に接続される。電圧出力端子G及びHは、複数のA/D変換器 $30_1\sim 10_n$ の中の1つのA/D変換器に接続される。また、制御信号入力端子C、D、E及びFは制御装置4に接続される。

[0041]

この電圧測定装置は、第1スイッチ群を構成するPチャンネルMOS電界効果トランジスタ(以下、「Pch-MOSFET」といい、本発明の第1導電型のMOSFETに対応する。)Q1及びPch-MOSFETQ2、第2のスイッチ群を構成するNチャンネルMOS電界効果トランジスタ(以下、「Nch-MOSFET」といい、本発明の第2導電型のMOSFETに対応する。)Q7及びNch-MOSFETQ8、並びに第3のスイッチ群を構成するNch-MOSFETQ5及びNch-MOSFETQ6を備えている。これらPch-MOSFETQ1、Pch-MOSFETQ2、Nch-MOSFETQ5、Nch-MOSFETQ6、Nch-MOSFETQ6、Nch-MOSFETQ8としては、電池1の電圧によって異なるが、例えば500Vに耐え得る高耐圧の素子が使用される。

[0042]

Pch-MOSFETQ2のソース(本発明の第1主電極に対応)は抵抗R2 を介して電圧入力端子Aに接続され、ドレイン(本発明の第2主電極に対応)は 抵抗R9を介してコンデンサC1(本発明の第1蓄電素子に対応)の一方の端子 に接続されている。また、Pch-MOSFETQ2のゲート(本発明の制御電 極に対応)はNch-MOSFETQ6のドレインに接続され、更に、バックゲート(サブストレート)は電圧入力端子Aに接続されている。

[0043]

Pch-MOSFETQ2のバックゲート(電圧入力端子A)とゲートとの間には、Pch-MOSFETQ2のゲート電圧を確定させるために、ツェナーダイオードと同様にゲート電圧のリミッタとして機能するように接続されたNPNトランジスタQ4と抵抗R4とが並列に接続されている。即ち、NPNトランジスタQ4のコレクタ及びエミッタはPch-MOSFETQ2のバックゲート(電圧入力端子A)に接続され、ベースはPch-MOSFETQ2のゲートに接続されている。

[0044]

抵抗R 2 は本発明の電流制限部を構成する抵抗素子に、NPNトランジスタQ 4 は本発明の電流制限部を構成する電圧制限素子にそれぞれ対応し、これら抵抗 R 2 及びNPNトランジスタQ 4 により、P c h - MOSFETQ 2 に流れる電流が制限されてその破壊が防止される。

[0045]

抵抗R9は予期せぬ事態により、蓄積素子側から電池側に電流が流れても、過大な電流が流れないよう、抵抗R9により過電流を防止しPch-MOSFETQ2の破壊を防止するためのもので、Pch-MOSFETQ2や使用条件によって抵抗R9は無くてもよい。

[0046]

また、Pch-MOSFETQ1のソースは、抵抗R1を介して電圧入力端子 Bに接続され、ドレインは抵抗R8を介してコンデンサC1の他方の端子に接続されている。また、Pch-MOSFETQ1のゲートはNch-MOSFETQ1のドレインに接続され、更に、バックゲートは電圧入力端子Bに接続されている。

[0047]

Pch-MOSFETQ1のバックゲート(電圧入力端子B)とゲートとの間には、Pch-MOSFETQ1のゲート電圧を確定させるために、ツェナーダ

イオードと同様にゲート電圧のリミッタとして機能するように接続されたNPNトランジスタQ3と抵抗R3とが並列に接続されている。即ち、NPNトランジスタQ3のコレクタ及びエミッタはPch-MOSFETQ1のバックゲート(電圧入力端子A)に接続され、ベースはPch-MOSFETQ1のゲートに接続されている。

[0048]

抵抗R 1 は本発明の電流制限部を構成する抵抗素子に、NPNトランジスタQ 3 は本発明の電流制限部を構成する電圧制限素子にそれぞれ対応し、これら抵抗 R 1 及びNPNトランジスタQ 3 により、P c h - MOSFETQ 1 に流れる電流が制限されてその破壊が防止される。

[0049]

抵抗R 8 は予期せぬ事態により、蓄積素子側から電池側に電流が流れても、過大な電流が流れないよう、抵抗R 8 により過電流を防止しPch-MOSFETQ1の破壊を防止するためのもので、Pch-MOSFETQ1や使用条件によって抵抗R 8 は無くてもよい。

[0050]

Nch-MOSFETQ6は、Pch-MOSFETQ2を駆動するために用いられる。Nch-MOSFETQ6のドレインは、上述したようにPch-MOSFETQ2のゲートに接続されている。また、Nch-MOSFETQ6のソースは抵抗R6を介してグランドに接続されており、バックゲート(サブストレート)もグランドに接続されている。抵抗R6は本発明の電流制限部を構成する抵抗素子に対応する。抵抗R6により、Nch-MOSFETQ6に流れる電流が制限され、その破壊が防止される。

[0051]

更に、Nch-MOSFETQ6のゲートは制御信号入力端子Eに接続されている。制御信号入力端子Eに外部から高レベル(以下、「Hレベル」という)の電圧が印加されることによりNch-MOSFETQ6はオンになる。その結果、Pch-MOSFETQ2もオンになり、電圧入力端子Aからの電圧がコンデンサC1の一方の端子に印加される。

[0052]

Nch-MOSFETQ5は、Pch-MOSFETQ1を駆動するために用いられる。Nch-MOSFETQ5のドレインは、上述したようにPch-MOSFETQ1のゲートに接続されている。また、Nch-MOSFETQ5のソースは抵抗R5を介してグランドに接続され、バックゲート(サブストレート)もグランドに接続されている。抵抗R5は本発明の電流制限部を構成する抵抗素子に対応する。抵抗R5により、Nch-MOSFETQ5に流れる電流が制限され、その破壊が防止される。

[0053]

更に、Nch-MOSFETQ5のゲートは制御信号入力端子Fに接続されている。制御信号入力端子Fに外部からHレベルの電圧が印加されることによりNch-MOSFETQ5はオンになる。その結果、Pch-MOSFETQ1もオンになり、電圧入力端子Bからの電圧がコンデンサC1の他方の端子に印加される。

[0054]

Nch-MOSFETQ8のドレインはコンデンサC1の一方の端子に接続され、ソースは電圧出力端子G及びツェナーダイオードZD1のカソードに接続され、ツェナーダイオードZD1のアノードはグランドに接続されている。A/D変換器の入力インピーダンスは非常に高いため、静電容量やリーク電流のために電圧出力端子の電圧が上昇し第2スイッチ群のMOSFETが破壊することがないよう保護のために、ツェナーダイオードZD1が挿入されている。Nch-MOSFETQ8のバックゲート(サブストレート)はグランドに接続され、ゲートは制御信号入力端子Cに接続されている。制御信号入力端子Cに外部からHレベルの電圧が印加されることによりNch-MOSFETQ8はオンになり、コンデンサC1の一方の端子の電位が電圧出力端子Gに出力される。

[0055]

Nch-MOSFETQ7のドレインはコンデンサC1の他方の端子に接続され、ソースは抵抗R7を介して電圧出力端子H及びグランドに接続されている。 Nch-MOSFETQ7のバックゲート(サブストレート)はグランドに接続 され、ゲートは制御信号入力端子Dに接続されている。制御信号入力端子Dに外部からHレベルの電圧が印加されることによりNch-MOSFETQ7はオンになり、コンデンサC1の他方の端子の電位が電圧出力端子Hに出力される。

[0056]

上述したPch-MOSFETQ1及びQ2は高耐圧のトランジスタから構成されており、電圧入力端子A及びBに接続された被測定電圧源をそのままPch-MOSFETQ1及びQ2のゲート駆動用電源として利用できる。

[0057]

即ち、高耐圧のPch-MOSFETQ2のゲートーソース間には、抵抗R2を介して、抵抗R4及びツェナーダイオードとして機能するNPNトランジスタQ4が並列に接続されており、高耐圧のNch-MOSFETQ6がオン状態の期間は、NPNトランジスタQ4がツェナー降伏を起こし、Pch-MOSFETQ2のゲートーソース間電圧を降伏電圧に保つことができる。また、Nch-MOSFETQ6がオフ状態の期間は、Pch-MOSFETQ2のゲートーソース間が抵抗R4によって短絡され、オン状態の期間に蓄積されたPch-MOSFETQ2のゲート圏のSFETQ2のゲート電荷を放出すると共に、Pch-MOSFETQ2のゲートの電位をソース電位に固定する。

[0058]

同様に、高耐圧のPch-MOSFETQ1のゲート-ソース間には、抵抗R 1を介して、抵抗R3及びツェナーダイオードとして機能するNPNトランジスタQ3が並列に接続されており、高耐圧のNch-MOSFETQ5がオン状態の期間は、NPNトランジスタQ3がツェナー降伏を起こし、Pch-MOSFETQ1のゲートーソース間電圧を降伏電圧に保つことができる。また、Nch-MOSFETQ5がオフ状態の期間は、Pch-MOSFETQ1のゲートーソース間が抵抗R3によって短絡され、オン状態の期間に蓄積されたPch-MOSFETQ1のゲートーソース間が抵抗R3によって短絡され、オン状態の期間に蓄積されたPch-MOSFETQ1のゲートの電位をソース電位に固定する。

[0059]

従って、Pch-MOSFETQ1及びQ2をオン及びオフさせるためにゲー

トに印加する電圧を特別の電源で生成する必要がなく、電圧測定装置を安価且つ 小型に構成することができる。

[0060]

[0061]

従って、Pch-MOSFETを使用した場合のように、被測定電圧源をそのままゲート駆動用電源として利用することができず、電圧入力端子A及びBの被測定電圧源の電位よりも閾電圧分だけ高いゲート駆動用電圧を生成する回路が別途必要になる。このようなゲート駆動用電圧を生成するためには、フローティング電源駆動、ブートストラップ駆動、チャージポンプ駆動等を用いることができるが、回路構成が複雑になってしまう。

[0062]

次に、以上のように構成される本発明の第1の実施の形態に係る電圧測定装置の動作を、図3を参照しながら説明する。

[0063]

この状態で、電池1の1つのブロック10からの電流Iが図示するように流れてコンデンサC1を充電する。この充電は、コンデンサC1の両端子間の電圧がブロック10の両端子間の電圧に等しくなるまで、制御信号入力端子E及びFに供給される制御信号をHレベルに保つことにより行われる。

[0064]

[0065]

次に、図3(B)に示す状態において、制御装置4から制御信号入力端子C及びDにHレベルの制御信号が供給される。これにより、図3(C)に示すように、Nch-MOSFETQ8及びQ7がオンされる。その結果、電圧出力端子Gと電圧出力端子Hとの間にコンデンサC1の両端の電圧が出力される。その後、図3(B)に示す状態を経て図3(A)に示す状態に至り、以下、上述した測定サイクルが繰り返される。

[0066]

以上説明したように、第1の実施の形態に係る電圧測定装置によれば、第1~第3スイッチ群を構成するスイッチとしてフォトMOSFETではなくPchーMOSFET及びNch-MOSFETを使用しているので、応答速度が速く、コンデンサを充放電するための切り換えを正確且つ素早く行うことができ、その結果、高精度且つ高速で電圧を測定できる。

[0067]

また、第1スイッチ群を構成するP c h -MOSFET は電圧源からの電圧に基づき制御電極に印加される電圧に応じてオン/オフし、第2 及び第3 スイッチ群を構成するN c h -MOSFET は外部からの信号に応じてオン/オフするので、特別の電源を必要とせず、安価且つ小型の電圧測定装置を実現できる。

[0068]

また、Pch-MOSFET及びNch-MOSFETは小型化、高集積化が容易であるので、安価且つ小型の電圧測定装置を実現できる。更に、Pch-MOSFET及びNch-MOSFETは耐高温化がフォトMOSFETに比べて容易であるので、燃料電池等の運転温度が高くなる電池に適用できる。

[0069]

以上説明した電圧測定装置は、図1に示す電圧測定回路 2 0_1 ~2 0_n として使用される。即ち、制御装置 4 は、電圧測定回路 2 0_1 ~2 0_n に制御信号を送る以下の動作を行わせる。即ち、まず、電圧測定回路 2 0_1 ~2 0_n に含まれる第1 スイッチ群をオンさせる。これにより、電圧測定回路 2 0_1 ~2 0_n に含まれる各コンデンサ C 1 が充電される。次に、電圧測定回路 2 0_1 ~2 0_n に含まれる第1 スイッチ群をオフさせた後、第2 スイッチ群をオンさせる。

[0070]

これにより、電圧測定回路 $20_1 \sim 20_n$ の各々の電圧出力端子G及びHから一斉に電圧が出力され、A/D変換器 $30_1 \sim 30_n$ に供給される。A/D変換器 $30_1 \sim 30_n$ は、入力されたアナログの電圧をデジタル信号に変換して制御装置 4に送る。制御装置 4は、A/D変換器 $30_1 \sim 30_n$ から送られてくるデジタル信号を加算し、電池 1の全体の電圧やブロック毎の電圧を算出する。算出された電圧は、電池 1の充電状況、放電状況、電池の寿命、異常等をモニタするために使用される。

[0071]

図1に示した本発明の電圧測定装置は、図4に示すように変形することができる。即ち、電圧変換部 3 を 1 個のA/D 変換器 3 0 で構成する。この場合、制御装置 4 は、電圧測定回路 2 0 1 \sim 2 0 n を以下のように制御する。即ち、制御装置 4 は、まず、図 5 (A) に示すように、電圧測定回路 2 0 1 \sim 2 0 n に含まれる第 1 スイッチ群を同時にオンさせるような制御信号 I N 1 \sim I N n を送る。これにより、電圧測定回路 2 0 1 \sim 2 0 n に含まれる各コンデンサ C 1 が充電される。

[0072]

次に、電圧測定回路 20 $_1$ ~20 $_n$ に含まれる第 $_1$ スイッチ群をオフさせた後、

図 5 (B) に示すように、電圧測定回路 $20_1 \sim 20_n$ に含まれる第 2 スイッチ群を順次にオンにさせるような制御信号 OUT $1\sim$ OUT n を送る。これにより、電圧測定回路 $20_1 \sim 20_n$ からは電圧が順次に出力されて A/D 変換器 30 に供給される。制御装置 4 は、A/D 変換器 30 から送られてくるデジタル信号を追跡的に加算し、電池 10 の全体の電圧を算出する。場合によっては、所望のタイミングで送られてくるデジタル信号のみを処理し、所望の 1 又は複数のブロックの電圧を算出する。

[0073]

このような構成によれば、A/D変換器の数を減らすことができるので、電圧 測定装置を安価且つ小型に構成できる。また、全ての電圧測定回路 $20_1 \sim 20_n$ に含まれるコンデンサ C1 への充電は同時に行い、計測は任意のブロック毎に順 次に実施することができるので、電池が車両に搭載される場合、急加速時や、ブレーキ時などの、ある瞬間の電池電圧を正確に計測することができる。

[0074]

[0075]

[0076]

次に、図6(B)に示すように、充電中でない電圧測定回路 $20_1\sim 20_n$ に含まれる第2スイッチ群をオンさせるような制御信号OUT $1\sim$ OUTnを送る。これにより、充電中でない電圧測定回路 $20_1\sim 20_n$ から電圧が順次に出力されてA/D変換器30に供給される。制御装置4は、A/D変換器30から送られてくるデジタル信号を追跡的に加算し、電池1の全体の電圧を算出する。場合によっては、所望のタイミングで送られてくるデジタル信号のみを処理し、所望の

1又は複数のブロックの電圧を算出する。

[0077]

このような構成によれば、電圧測定回路 $20_1 \sim 20_n$ に含まれるコンデンサ C 1 への充電を順次に行い、充電中でないコンデンサ C 1 から電圧が取り出されるので、異なる電圧測定回路 $20_1 \sim 20_n$ の間で充電と電圧の取り出しとを同時に行うことができ、計測時間を短縮できる。

[0078]

なお、この変形例では、n個の電圧測定回路に対して1個のA/D変換器を設ける構成としたが、m個(mは1以上の整数で、m<n)のA/D変換器を設けるように構成することもできる。この場合も、制御装置4が電圧測定装置 20_1 $\sim 20_n$ に含まれる第1スイッチ群及び第2スイッチ群を適宜制御することにより、上述したのと同等又はそれ以上の効果を奏する。

[0079]

(第2の実施の形態)

本発明の第2の実施の形態に係る電圧測定装置は、スイッチ等の浮遊容量に起 因して発生する誤差電圧を補正し、測定サイクルの高速化を図るものである。

[0080]

図7はこの第2の実施の形態に係る電圧測定装置内の電圧測定回路の構成を示す回路図である。この電圧測定回路は、図2に示した第1の実施の形態に係る電圧測定回路に、制御信号入力端子I、制御信号入力端子J、電圧出力端子K、ダミーコンデンサC2(本発明の第2蓄電素子に対応)が追加されると共に、第1スイッチ群に高耐圧のPch-MOSFETQ9、第3スイッチ群に高耐圧のNch-MOSFETQ11、及び第2スイッチ群にNch-MOSFETQ12が追加されて構成されている。ダミーコンデンサC2の一方の端子は、コンデンサC1の他方の端子に接続されている。

[0081]

Pch-MOSFETQ9のソースは抵抗R10を介して電圧入力端子Bに接続され、ドレインは抵抗R14を介してダミーコンデンサC2の他方の端子に接続されている。また、Pch-MOSFETQ9のゲートはNch-MOSFE

TQ11のドレインに接続され、更に、バックゲートは電圧入力端子Bに接続されている。

[0082]

Pch-MOSFETQ9のバックゲート(電圧入力端子B)とゲートとの間には、Pch-MOSFETQ9のゲート電圧を確定させるために、ツェナーダイオードと同様にゲート電圧のリミッタとして機能するように接続されたNPNトランジスタQ10と抵抗R11とが並列に接続されている。即ち、NPNトランジスタQ10のコレクタ及びエミッタはPch-MOSFETQ9のバックゲート(電圧入力端子B)に接続され、ベースはPch-MOSFETQ9のゲートに接続されている。

[0083]

抵抗R10は本発明の電流制限部を構成する抵抗素子に、NPNトランジスタQ10は本発明の電流制限部を構成する電圧制限素子にそれぞれ対応し、これら抵抗R10及びNPNトランジスタQ10により、Pch-MOSFETQ9に流れる電流が制限されてその破壊が防止される。

[0084]

Nch-MOSFETQ11は、Pch-MOSFETQ2を駆動するために用いられる。Nch-MOSFETQ11のドレインは、上述したようにPch-MOSFETQ9のゲートに接続されている。また、Nch-MOSFETQ11のソースは抵抗R12を介してグランドに接続されており、バックゲート(サブストレート)もグランドに接続されている。抵抗R12は本発明の電流制限部を構成する抵抗素子に対応する。抵抗R12により、Nch-MOSFETQ11に流れる電流が制限され、その破壊が防止される。

[0085]

更に、Nch-MOSFETQ11のゲートは制御信号入力端子」に接続されている。制御信号入力端子」に外部からHレベルの電圧が印加されることによりNch-MOSFETQ11はオンになる。その結果、Pch-MOSFETQ9もオンになり、電圧入力端子Bからの電圧がダミーコンデンサC2の他方の端子に印加される。

[0086]

Nch-MOSFETQ12ドレインはダミーコンデンサC2の他方の端子に接続され、ソースは抵抗R13を介して電圧出力端子K及びグランドに接続されている。Nch-MOSFETQ12のバックゲート(サブストレート)はグランドに接続され、ゲートは制御信号入力端子Iに接続されている。制御信号入力端子IにHレベルの電圧が印加されることによりNch-MOSFETQ12はオンになり、ダミーコンデンサC2の他方の端子の電位が電圧出力端子Kに出力される。

[0087]

Nch-MOSFETQ7のソースは電圧出力端子H及びツェナーダイオード ZD3のカソードに接続され、ツェナーダイオードZD3のアノードはグランド に接続されている。A/D変換器の入力インピーダンスは非常に高いため、静電 容量やリーク電流のために電圧出力端子の電圧が上昇し第2スイッチ群のMOS FETが破壊することがないよう保護のために、ツェナーダイオードZD3が挿入されている。

[0088]

この例では、電圧出力端子Gとグランド間にツェナーダイオード ZD1を挿入し、電圧出力端子Hとグランド間にツェナーダイオード ZD3を挿入しているが、例えば、電圧出力端子Gに第1ツェナーダイオードのカソードを接続し、電圧出力端子Hに第2ツェナーダイオードのカソードを接続し、第1及び第2ツェナーダイオードのアノードを共通接続し、この接続点に第3ツェナーダイオードのカソードを接続し、第3ツェナーダイオードのカソードを接続し、第3ツェナーダイオードのアノードを電圧出力端子Kに接続しても良い。

[0089]

上述した第1の実施の形態に係る電圧測定装置(図2参照)の場合、Pch-MOSFETQ1及びQ2をオンすると、コンデンサC1に電荷が蓄積されるが、それと同時にNch-MOSFETQ7及びQ8の寄生容量にも電荷が蓄積される。Nch-MOSFETQ8及びQ7をオンすると、電圧出力端子Gと電圧出力端子Gと電圧出力端子Gと電圧出力端子Gと電圧出力端子Gと電圧出力端子Gと電圧出力端子Gと電圧出力端子Gと電圧

ところが、電圧出力端子Hはグランド電位として使用されるため、Nch-MOSFETQ7の寄生容量に蓄積された電荷は、グランドに放出されてしまい、電圧出力端子GにはコンデンサC1とNch-MOSFETQ8の寄生容量とに蓄積された電荷に対応する電圧、つまりNch-MOSFETQ8の寄生容量の電荷分だけ被測定電圧よりも大きな電圧が現れてしまう。従って、コンデンサC1としては、Nch-MOSFETQ8の寄生容量による誤差分を無視できる容量のコンデンサ、つまりNch-MOSFETQ8の寄生容量より十分大きな容量のコンデンサ、つまりNch-MOSFETQ8の寄生容量より十分大きな容量のコンデンサを使用しなければならない。このため、コンデンサC1の電荷の充放電時間が長くなってしまい、測定サイクルを高速化できない。

[0090]

第2の実施の形態に係る電圧測定装置は、このような問題を解消するものである。ポイントは、電圧入力端子Aから見た回路と電圧測定端子Bから見た回路の対象性を考慮してダミーコンデンサC2を設けたことである。つまり、PchーMOSFETQ1、Q2及びQ9をオンすると、電圧入力端子A及び電圧入力端子Bから供給される電圧に基づく電荷は、それぞれコンデンサC1とダミーコンデンサC2に蓄積されるのと同時に、Nch-MOSFETQ8及びQ7の寄生容量にも蓄積される。

[0091]

この電圧測定回路の場合、電圧出力端子Kがグランド端子として使用される。 従って、同じコンデンサ容量、同じ寄生容量に電荷が蓄積され、且つNch-MOSFETQ8及びQ7をオンしても寄生容量に蓄積された電荷の逃げ道がないため、電圧出力端子Gと電圧出力端子Hとの間には電圧入力端子Aと電圧入力端子Bとの電位差に相当する正確な電圧値が現れる。

[0092]

もっと具体的に説明すると、Nch-MOSFETQ8から電圧出力端子Gへは、コンデンサ容量C1とQ8の寄生容量($\alpha1$)との総和容量に応じた電圧が出力され、Nch-MOSFETQ7から電圧出力端子HへはQ7の寄生容量($\alpha2$)に応じた電圧が出力される。ここで、ダミーコンデンサC2の両端電圧はゼロであり、 $\alpha1$ と $\alpha2$ とが略同一値であるので、電圧出力端子Gと電圧出力端

子Hとの間の電位差は、コンデンサ容量C1に対応した電圧となる。従って、誤差を考慮してコンデンサC1の容量を大きくする必要がないので、充放電時間の短縮化が可能であり、測定サイクルを高速化することができる。

[0093]

(第3の実施の形態)

本発明の第3の実施の形態に係る電圧測定装置は、負電圧の測定を可能にする ものである。

[0094]

図8は第3の実施の形態に係る電圧測定装置内の電圧測定回路の構成を示す回路図である。この電圧測定回路は、図2に示した第1の実施の形態に係る電圧測定回路に対して、Nch-MOSFETQ8のソースとバックゲート(サブストレート)とを接続すると共に、電圧出力端子HをツェナーダイオードZD2を介してグランドに接続したものである。

[0095]

ツェナーダイオード ZD 2 を用いることにより、後段で基準電位として使用される電圧出力端子 Hの電位を、図示していない電源を用いてグランド電位に対して一定電圧値分だけ持ち上げることが可能になる。これにより、被測定電圧源に接続されている電圧に電圧入力端子 A 及び B の電位差が、負電位となる場合であっても計測が可能になる。

[0096]

また、第1の実施の形態に係る電圧測定回路(図2参照)では、コンデンサC1に蓄積された電圧を電圧出力端子G及びHに出力する際に、Nch-MOSFETQ8をオンにするが、この時被測定電源の電圧がNch-MOSFETQ8のソースーバックゲート耐圧よりも高い電圧であると、電圧出力端子Gとグランドとの間でブレイクダウンしてしまい、電圧測定ができない。

[0097]

また、基板バイアス効果によりNch-MOSFETQ8の閾値が上昇するため、より高いゲート電圧が必要となる。

[0098]

これに対し、第3の実施の形態に係る電圧測定回路のようにNch-MOSF ETQ8のソースとバックゲートをショートすると、そのような問題は生じない 。この構成により、バックゲートの耐圧に依存せずに、より高い電圧の測定が可 能になる。

[0099]

また、基板バイアス効果もなくNch-MOSFETQ8の閾値が上昇することがないため、高いゲート電圧を印加することなくオン/オフができる。

[0100]

また、Nch-MOSFETQ7のソースは抵抗R7を介して電圧出力端子H及びツェナーダイオードZD2のカソードに接続され、ツェナーダイオードZD2のアノードはグランドに接続されている。A/D変換器の入力インピーダンスは非常に高いため、静電容量やリーク電流のために電圧出力端子の電圧が上昇し第2スイッチ群のMOSFETが破壊することがないよう保護のために、ツェナーダイオードZD2が挿入されている。

[0101]

なお、第3の実施の形態は、第1の実施の形態に係る電圧測定装置におけるN c h - MOSFETQ8のソースとバックゲート(サブストレート)とを接続すると共に、電圧出力端子Hをツェナーダイオード乙D2を介してグランドに接続したものであるが、第2の実施の形態に係る電圧測定装置におけるNch-MOSFETQ8のソースとバックゲート(サブストレート)とを接続すると共に、電圧出力端子Hをツェナーダイオード乙D3を介してグランドに接続するように構成することもできる。この場合も上述したものと同様の作用及び効果を奏する

[0102]

(第4の実施の形態)

図9は第4の実施の形態に係る電圧測定装置内の電圧測定回路の構成を示す回路図である。図2に示す電圧測定回路は、複数の電圧源が正電圧の場合で、第1スイッチ群がPch-MOSFETから構成され、第2スイッチ群及び第3スイッチ群が、Nch-MOSFETから構成されていたのに対して、図9に示す電

圧測定回路は、複数の電圧源が負電圧の場合で、第1スイッチ群がNch-MOSFETから構成され、第2スイッチ群及び第3スイッチ群がPch-MOSFETから構成されることを特徴とする。

[0103]

ここでは、図2に示す構成に対して、相違する構成のみを説明する。電圧入力端子Aは1つのプロックの一方の端子(負極端子)に接続され、電圧入力端子Bはそのプロックの他方の端子(正極端子)に接続される。Pch-MOSFETQ2に代えて、Nch-MOSFETQ2を設け、NPNトランジスタQ4に代えて、PNPトランジスタQ24を設け、Pch-MOSFETQ1に代えて、Nch-MOSFETQ21を設け、NPNトランジスタQ3に代えて、PNPトランジスタQ23を設けている。また、Nch-MOSFETQ5に代えて、Pch-MOSFETQ25を設け、Nch-MOSFETQ6に代えて、Pch-MOSFETQ26を設け、Nch-MOSFETQ7に代えて、Pch-MOSFETQ26を設け、Nch-MOSFETQ7に代えて、Pch-MOSFETQ27を設け、Nch-MOSFETQ7に代えて、Pch-MOSFETQ27を設け、Nch-MOSFETQ8に代えて、Pch-MOSFETQ28を設けている。ツェナーダイオードZD1に代えて、ツェナーダイオードZD1に代えて、ツェナーダイオードZD4を設けている。

[0104]

以上のように構成された第4の実施の形態に係る電圧測定装置によれば、制御装置4から制御信号入力端子C及DにHレベルの制御信号が供給されると共に、制御信号入力端子E及びFにLレベルの制御信号が供給される。これにより、図3(A)に示すように、Pch-MOSFETQ26及びQ25がオンされ、その結果、Nch-MOSFETQ22及びQ21がオンされる。また、Pch-MOSFETQ28及びQ27はオフされる。この状態で、電池1の1つのブロック10からの電流Iが図示するように流れてコンデンサC1を充電する。この充電は、コンデンサC1の両端子間の電圧がブロック10の両端子間の電圧に等しくなるまで、制御信号入力端子E及びFに供給される制御信号をLレベルに保っことにより行われる。

[0105]

次に、図3 (A) に示す状態において、制御装置4から制御信号入力端子E及

びFにHレベルの制御信号が供給される。これにより、図3(B)に示すように、Pch-MOSFETQ26及びQ25がオフされ、その結果、Nch-MOSFETQ28及びQ21がオフされる。また、Pch-MOSFETQ28及びQ27はオフ状態を維持する。この状態では、コンデンサC1は先の充電に基づく電圧を保持している。

[0106]

次に、図3 (B) に示す状態において、制御装置4から制御信号入力端子C及びDにLレベルの制御信号が供給される。これにより、図3 (C) に示すように、Pch-MOSFETQ28及びQ27がオンされる。その結果、電圧出力端子Gと電圧出力端子Hとの間にコンデンサC1の両端の電圧が出力される。その後、図3 (B) に示す状態を経て図3 (A) に示す状態に至り、以下、上述した測定サイクルが繰り返される。

[0107]

即ち、第4の実施の形態に係る電圧測定装置においても、第1の実施の形態に 係る電圧測定装置の作用及び効果と同様な作用及び効果を奏する。

[0108]

なお、第1の実施の形態に係る電圧測定装置の変形例及びその他の変形例(図4乃至図6)、第2の実施の形態に係る電圧測定装置(図7)、第3の実施の形態に係る電圧測定装置(図8)のそれぞれにおいても、第4の実施の形態に係る電圧測定装置と同様に、複数の電圧源を負電圧とし、第1スイッチ群をNchーMOSFETから構成し、第2スイッチ群及び第3スイッチ群をPchーMOSFETから構成するようにしても良い。このように構成しても同様な作用及び効果を奏する。

[0109]

【発明の効果】

以上説明したように、本発明によれば、特別の電源を必要とせずに電池の端子電圧を高速且つ高精度で測定でき、しかも耐ノイズ性に優れた小型且つ低価格な電圧測定装置を提供できる。

【図面の簡単な説明】

【図1】

本発明の第1~第3の実施の形態に係る電圧測定装置の構成を示すブロック図である。

【図2】

本発明の第1の実施の形態に係る電圧測定装置内の電圧測定回路の構成を示す 回路図である。

【図3】

本発明の第1の実施の形態に係る電圧測定装置内の電圧測定回路の動作を説明 するための図である。

【図4】

本発明の第1の実施の形態に係る電圧測定装置の変形例を示すブロック図である。

【図5】

図4に示した変形例の動作を説明するためのタイミングチャートである。

【図6】

図4に示した変形例の他の動作を説明するためのタイミングチャートである。

【図7】

本発明の第2の実施の形態に係る電圧測定装置内の電圧測定回路の構成を示す 回路図である。

[図8]

本発明の第3の実施の形態に係る電圧測定装置内の電圧測定回路の構成を示す 回路図である。

【図9】

本発明の第4の実施の形態に係る電圧測定装置内の電圧測定回路の構成を示す 回路図である。

【符号の説明】


- 1 電池
- 2 電圧測定部
- 3 電圧変換部

4 制御装置


- $10_1 \sim 10_n$ ブロック
- $20_1 \sim 20_n$ 電圧測定回路
- 30、301~30n A/D変換器
- Q1、Q2、Q9 Pch-MOSFET (第1スイッチ群)
- Q7、Q8、Q12 Nch-MOSFET (第2スイッチ群)
- Q5、Q6、Q11 Nch-MOSFET (第3スイッチ群)
- Q3、Q4、Q10 NPNトランジスタ
- R1~R13 抵抗
- C1 コンデンサ
- C2 ダミーコンデンサ
- A、B 電圧入力端子
- C、D、E、F、I、J 制御信号入力端子
- G、H、K 電圧出力端子
- ZD1~ZD4 ツェナーダイオード


【書類名】 図面


【図1】






















【図5】



【図6】












【図8】









【要約】

【課題】 特別の電源を必要とせずに電池の端子電圧を高速且つ高精度で測定でき、しかも耐ノイズ性に優れた小型且つ低価格な電圧測定装置を提供する。

【解決手段】 第1スイッチ群Q1、Q2と、第2スイッチ群Q7、Q8と、第3スイッチ群Q5、Q6とを備え、第3スイッチ群Q5、Q6がオンされることにより第1スイッチ群Q1、Q2がオンされて電圧入力端子Aと電圧入力端子Bとの間に印加される電圧でコンデンサC1が充電され、第3スイッチ群Q5、Q6がオフされることにより第1スイッチ群Q1、Q2がオフされている期間に第2スイッチ群Q7、Q8がオンされることによりコンデンサC1に保持されている電圧が電圧出力端子Gと電圧出力端子Hとの間に出力される。

【選択図】 図2

特願2003-080406

出願人履歴情報

識別番号

[000106276]

1. 変更年月日 [変更理由] 住 所

氏 名

1990年 8月31日 新規登録 埼玉県新座市北野3丁目6番3号 サンケン電気株式会社 特願2003-080406

出 願 人 履 歴 情 報

識別番号

[000005326]

1. 変更年月日

1990年 9月 6日

[変更理由]

新規登録

住所

東京都港区南青山二丁目1番1号

氏 名

本田技研工業株式会社